| Laboratoire : | Centre de Physique des Particules de Marseille Case 902 |
| 163 avenue de Luminy - 13288 Marseille Cedex 9 | |
| Directeur : | Cristinel Diaconu - 04.91.82.72.01 - diaconu@cppm.in2p3.fr |
| Correspondant : | William Gillard - 04.91.82.72.67 - gillard@cppm.in2p3.fr |
| Groupe d'accueil : | Electronique |
| Chef de groupe : | Patrick Pangaud - 04.91.82.72.64 - pangaud@cppm.in2p3.fr |
| Responsable de stage : | Frédéric Hachon - 04 91 82 76 71 - hachon@cppm.in2p3.fr |
Thématique : Electronique
Le CPPM travaille sur l’expérience ATLAS basée au CERN à Genève, collaboration internationale comprenant 3 000 scientifiques issus de 174 instituts et de 38 pays. Le projet consiste à œuvrer pour l’horizon 2029 à une mise à niveau de l’électronique de lecture du calorimètre à argon liquide en réalisant un tout nouveau système d’acquisition de données et de trigger appelé le processeur LASP ( Liquid Argon Signal Processor ). Il s’agit de développer une carte au format ATCA à base de deux FPGA INTEL AGILEX, d’un contrôleur MAX10 et d’une vingtaine de modules optiques pour calculer en temps réels les énergies déposées dans le calorimètre suite aux collisions dans le LHC.
L’un des défis technologiques est de traiter une énorme quantité de données (250 Gb/s par FPGA), tout en calculant l’énergie en moins de 125 ns. L’arrivée de la carte est prévue pour mi-2024.
Activités principales
Il s’agit de développer une solution de configuration de FPGA AGILEX de INTEL à distance par protocole Ethernet. Cette solution est appelée RSU pour « Remote System Update ». Elle comprend le développement d’un firmware VHDL spécifique, le dévéloppement de scripts de gestion capables de gérer des protocoles de communication sécurisés et de lancer le processus de configuration à distance des FPGA et de leurs mémoires FLASH associées. Ces dernières pourront stocker plusieurs configurations possibles. D’autres développements en VHDL sont également à prévoir pour ce FPGA AGILEX en fonction du temps disponible. Ce FPGA AGILEX est en interaction permanente avec un contrôleur FPGA MAX10 via des protocoles I2C et SPI pour le monitoring des températures internes ou des valeurs de configuration de modules de communication optiques. Des firmwares seront développés pour la validation de certaines fonctionnalités de la carte.
Les développements et les activités proposés concerneront :
- Firmware de reconfiguration RSU du FPGA, utilisant l’IP « Secure Device Manager »
- Software de contrôle et de configuration de la mémoire Flash externe au FPGA
- Software de transfert des firmwares des FPGA via le protocole Ethernet
- Firmware utilisant les protocoles I²C et SPI pour transmettre les données de monitoring au contrôleur de type MAX 10
- Rédaction de documentation et participation aux réunions du CERN.
Connaissances requises
- Développement de firmwares FPGA en VHDL avec Quartus
- Très bonne pratique du langage Python
- Bonnes bases en électronique numérique
- Anglais pour les présentations, la documentation technique et la rédaction de rapports
Le stage de 6 mois sera conventionné et rémunéré.
Candidature par email avec référence du stage, CV et lettre de motivation
à Frédéric Hachon, hachon@cppm.in2p3.fr.